2 チップスタックWABEパッケージ

新規事業推進センター 佐藤 隼 介¹・宗 像 浩 次²・佐 藤 正 和¹ 板 橋 敦¹・稲 葉 正 俊¹

Two-Chip-Stack WABE Package

S. Sato, K. Munakata, M. Sato, A. Itabashi, and M. Inaba

ウェアラブルデバイスや医療機器の分野では、小型・高機能な電子デバイスが常に求められている. その要求にこたえるため、われわれは小型の半導体パッケージであるWABE Package®を開発してきた. これは、薄厚の多層積層 FPCに小型・薄厚のWLPを1 つ内蔵した部品内蔵基板である. さらに今回、 われわれはWLPを基板厚さ方向に2 チップを重ねて内蔵するという技術を世界で初めて実用化するこ とで、小型かつさらに高機能な「2 チップスタックWABEパッケージ」を作製することに成功した.

Continued efforts have been made to reduce the size of electronic devices while simultaneously increasing their functionality, especially in the growing industries including those of wearable computers and medical/healthcare devices. To meet the needs in these areas, we have developed a die embedded package, called WABE (Wafer and Board Level Embedded) Package, which is thin and embedded with one IC chip, by combining a multilayer FPC technology and a thin WLP technology. This package is fabricated by a single step co-laminating process using conductive-paste-filled vias for establishing z-axis interlayer electrical connections. In addition, we have developed a chip-stack embedded package that has two IC chips embedded vertically in a circuit board and put it into use for the first time in the world to meet the demand for package size reduction. This new chip-stack embedded package (4.35 by 3.00 with 0.40 mm thickness) with seven wiring layers and two EEPROMs embedded in a stacked configuration. We conducted MSL 3 (Moisture Sensitivity Level 3) testing as pre-conditioning. After MSL 3 testing, they were put through a temperature cycle test, a temperature humidity bias test and a high temperature storage test. All the modules underwent tests on diode characteristics and functionality and passed all of them. We believe this chip-stack embedding technology is promising to downsize the footprint especially for a package with high functionality and a complex structure.

1. まえがき

電子デバイスの小型化・高機能化が進むにつれ,それ らに搭載される表面実装部品の数も増大しており,高密 度な配線構造の基板を実現するために様々なタイプの部 品内蔵基板が提案されてきた.部品内蔵基板が注目され ているのは,電子部品のいくつかを内蔵することで基板 のフットプリントを劇的に縮小することができるからで ある¹⁾.さらに部品内蔵基板は,内蔵部品とパッケージの 端子間の配線距離が短くなるため,電気特性の面でも優 れている²⁾.その中でも,われわれが開発したWABE Package®という部品内蔵基板技術は,薄型基材である FPCを積層した多層積層基板と薄型のWLPの組み合わせ から構成され³⁾,内蔵ICが1つの場合には最薄で 220 μmのパッケージ厚を達成している.しかし,従来の部品 内蔵技術では複数のICチップを内蔵する場合はサイドバ イサイド構造をとるしかなく(図1),フットプリントの さらなる小型化を達成するための新しい技術が求められ ていた.

そこでわれわれはWABE Package®の技術をさらに進 化させ、基板厚さ方向に 2 つのICチップを内蔵した 2 チップスタックWABEの開発に成功した (図 2, 3). た とえば 3 つのICを基板に実装する場合を考える. 従来の 部品内蔵技術では 2 つのICをサイドバイサイド構造で内 蔵し、残り 1 つを表面実装するため、3 つのICを内蔵せ ずすべて表面に実装する場合と比べ 67 %までしかフッ トプリントを縮少できない. それに比べ 2 チップスタッ



図1 一般的な WABE packege の断面図 Fig. 1. Cross sectional view of standard WABE package.

¹ メディカル事業推進室 電子回路部

² メディカル事業推進室

ß	略語・専門用語リスト 略語・専門用語	正式表記	説明
	WABE Package®	Wafer And Board level Embedded Package	当社が開発した部品内蔵基板の商標 WLPをFPC多層基板に内蔵した基板を一括積層プロセスを用いて 作製することが特徴
	一括積層プロセス	Co-lamination process	あらかじめ回路形成した各層の基板を積層し,一回のキュアプレス により多層板を製造するプロセス,WABEの製造に用いられる工法
	ビルドアッププロセス	Buildup process	樹脂層と導体層を交互に形成し積み上げていくことで基板を作製す るプロセス,一般的な多層基板の作製に用いられている
	サイドバイサイド構造	Side by side structure	複数チップを実装する際に、チップ同士を同一面内に並べた構造
	フットプリント	Footprint	電子部品やパッケージの設置面積
	WLP	Wafer Level Package	ウエハの状態で半導体チップをパッケージングする技術 RDL(Re-Dstribution Layer:再配線層)加工をほどこすことで チップをそのままのサイズでパッケージングすることが可能となる
	EEPROM	Electrically Erasable Programmable Read- Only Memory	不揮発性メモリの一種
	FPC	Flexible Print Circuit	フレキシブルプリント基板のこと CCLを原材料とし導体パターンを形成したもの 片面にパターンがあるものを片面FPC,両面にあるものを両面FPC と呼ぶ
	CCL	Copper Clad Laminate	銅張積層板のこと 樹脂フィルム上に銅箔が形成されている
	フィルドビア	Filled via	プリント基板に形成されるめっきビアの種類 めっき金属によりビアホール内部を充てんしたもの
	コンフォーマルビア	Conformal via	フィルドビアに対し、ビアホール内部の表面のみをめっきしたもの
	デイジーチェーン	Daisy chain	数珠状に直列接続した回路のこと 本論文では基板の回路抵抗の測定のためにもちいている
	コンポーネント レベルテスト	Component level test	部品レベルでの導通テストを指す WABE Package®単体を用いてWABEに内蔵されたICを通る回 路の抵抗値特性をテストした
	ボードレベルテスト	Board level test	部品を評価ボードに実装した状態でのテスト WABE Package®を評価ボードに実装し内蔵したICの動作テスト をおこなった

クWABEではIC 2 つを重ねて内蔵し,表面にIC 1 つを 実装することでフットプリントを 54 %に縮小すること ができる.本論文では、2 チップスタックWABEの構造 と作製方法および評価用ICを内蔵して作製したサンプル の信頼性評価結果について報告する.



図2 回路抵抗評価用2チップスタックWABEの断面図 Fig. 2. Cross sectional view of two-chip-stack WABE package for via resisitace evaluation.



図3 EEPROM内蔵2チップスタックWABEの断面図 Fig. 3. Cross sectional view of EEPROM embed two-chip-stack WABE package.

2. WABEの製造方法

基本的なWABEの構成材料は、片面FPCと両面FPC、 そして内蔵するICチップから成る.これらの材料を厚さ 方向に積層後、キュアプレス工程を一回のみ行うことで WABEが形成される(図 4-4).FPC同士の層間、および FPCと内蔵IC間はFPCに形成された導電性ペーストビア によって電気的に接続される.さらに2チップスタック WABEでは、後述する中間層と呼ぶ構造のFPCを使用す ることで、キュアプレス工程の回数を増やさず、2つのIC を厚さ方向に同時に内蔵し、接続することが可能になった⁴⁾. 以下に使用するFPC材料の詳細を述べる.

3. WABEを構成する FPC の作製プロセス

2 チップスタック WABE では、以下に記す 3 種類の FPCを積層前に準備する必要がある. FPC は CCL を出発 材料としフォトリソ工法を経て回路が形成される.

- 片面 FPC

断面方向から見た回路形成プロセスのフローを図 4-1 に示す.まずCCLを回路形成する.次に接着材層を形成 した後、レーザー加工法を用いてビアホールを開口する. 接着材は積層時に隣接するFPC,または内蔵ICとの接合 のために用いられる.ビアホールには導電性ペーストが 充塡され、隣接するFPCや内蔵ICと電気的に接続する.

- 両面 FPC

プロセスフローを図 4-2 に示す. このFPCは内蔵する IC周囲に配置されるスペーサーとしての役割を持ってい る. ビアホールには電解めっきによりフィルドビア,も しくはコンフォーマルビアを形成する. 最後にパンチン グもしくはレーザー加工プロセスを用いて, ICチップを収 容するためのキャビティを形成する.



図4-1 片面板の作製プロセスフロー Fig. 4-1. Fabrication process flow of single sided FPC.



図4-2 両面板の作製プロセスフロー Fig. 4-2. Fabrication process flow of double sided FPC.

Alignment and stack



図4-3 中間層の作製プロセスフロー Fig. 4-3. Fabrication process flow of intermediate layer.





WABE embedded with one-chip.



図4-5 2チップスタックWABEの 作製プロセスフロー Fig. 4-5. Fabrication process flow of two-chip-stack WABE.

図4 各WABEおよびWABEを構成するFPCの作製プロセスフロー Fig. 4. Fabrication process flow of one-chip WABE, two-chip-stack WABE and FPC layers for WABE.

- 中間層

2 チップスタックWABEでは,前記 2 種類のFPCの ほかに中間層と呼ぶFPCを用意する必要がある.図 4-3 に示すように,中間層は導体層を持たない絶縁フィルム 両面に接着材が貼付けられた構造を有する.さらにレー ザー加工により形成されたスルーホールに導電性ペース トを充てんする.このように作製した中間層を,片面も しくは両面FPC間の電気接続層として用いる.

4. IC内蔵プロセス(一括積層プロセス)

図 4-5 に、2 チップスタックWABEの位置合わせ積層 とキュアプロセスを示す.WABEに使用する内蔵ICは FPCとの端子ピッチの整合をとるためにWLP加工を行っ た後、裏面を研磨して 85 µmまで薄くする.積層された 各FPCとICを加圧・加熱することで、接着材と導電性ペ ーストの焼成を同時に行う.このとき、接着材は一度軟 化し、層間やIC周辺の間隙に充てんされたのちに硬化す る.また導電性ペーストに含まれる金属成分はFPCやIC のパッドと合金を形成する.このWABE作製に特徴的な プロセス技術を、われわれは一括積層埋込プロセスと呼 んでいる.通常の多層基板で用いられるビルドアッププ ロセスと異なり、各層の回路を並行して作製可能である こと、積層の際に検査に合格した層のみを充当できるな ど、リードタイムやコストの面で優れている.

ー括積層埋込工程後,ソルダーレジストによる表面保 護と,防錆膜や金メッキによる端子保護をほどこすこと でWABEが完成する.

5. 電気特性評価

2 チップスタックWABEの性能評価として,2 種類の 基板を作製しそれぞれ評価を行った.回路抵抗評価用に チップ-ビア-配線間でデイジーチェーンを形成した基板

表1 回路抵抗評価用基板のスペック Table 1. Specification of evaluation board for via resistance test.

Item	Spec
Wiring layer	9 layers
Module size	4.0×4.0 mm, 450 μmt
Embedding die size	3×3 mm, 85 μmt
Minimum line/space	40 µm / 40 µm

表2 EEPROMのファンクションテスト用評価基板の スペック

Table 2. Specification of evaluation board for EEPROM function test.

Item	Spec
Wiring layer	7 layers
Module size	4.4×3.0 mm, 400 μmt
Embedding die size	3.5×2.0 mm, 85 μmt
Minimum line/space	50 μm / 50 μm

を図 2 に, ICチップのファンクションテスト用として EEPROMを内蔵した基板を図 3 に示す. 前者の基板厚 さは 0.45 mm, 後者は 0.4 mmであり, 従来のICを内蔵 していない多層板並みの厚さにとどまっている. これら の評価基板のスペックはそれぞれ表 1, 表 2 に示すとお りである.

6. 回路抵抗評価

回路抵抗値において,もっとも影響をおよぼすのはビ アの接続信頼性である.層間接続ビアはその構造から, 基板に熱的ストレスを繰り返し印加した際に応力がかか り,最も断線しやすい箇所だからである.まず,図2の 評価基板を構成するデイジーチェーン回路の初期抵抗値 を測定した(表3).次にビアの接続信頼性を調べるため に表4に示す各環境試験を行い,試験前後の回路抵抗の 変化率を測定した.すべての試験においてJEDEC規格の 吸湿リフローレベル3の試験を前処理として行ってい る⁵⁾.環境試験の合格基準はJPCA規格にて初期抵抗値か らの上昇率20%以下と規定されている⁶⁾.試験の結果, この評価基板では規格を超える抵抗上昇はなく,2チップ スタックWABE構造が十分な接続信頼性を有しているこ とが示された.

7. ファンクションテスト

- 初期評価

図3はファンクションテスト用の2チップスタック WABE基板の断面である.ファンクションテスト用のIC チップとしてEEPROMを2個内蔵している.初期評価 としてEEPROMのVddとGND端子を通る経路をモジュ

表3 初期の回路抵抗値				
Table 3. Initial electrical resistance.				

Conductive path	Number of via	Average resistance (Ω)	$3 \sigma (\Omega)$	n
A : Upper die	70	1.30	0.11	48
B : Lower die	114	3.36	0.22	48
C : Lower die and	20	0.41	0.02	19
intermediate via	20	0.41	0.02	40

表4 回路抵抗評価の試験条件と結果 Table 4. Test conditions and results of electrical resistance evaluation.

Test item	Condition	n	Result
Thermal cycle test	-40 °C ↔ 125 °C, 1 hour/cycles, 1000 cycles	8	Pass
High temperature humidity test	85 °C, 85 %RH, 1000 hours	8	Pass
Unbiased highly accelerated stress test	130 °C, 85 %RH, 336 hours	8	Pass
Preconditioning: MSL 3	260 ℃ reflow 3 times, after 30 ℃, 60 %RH, 192 hours	24	_

Test item	Condition		Result
Thermal cycle test 1	$-40 \ \C \leftrightarrow 85 \ \C,$ 20 minutes/cycles, 1000 cycles	45	Pass
Thermal cycle test 2	$-40 \ \C \leftrightarrow 125 \ \C,$ 1 hour/cycles, 500 cycles	45	Pass
High temperature humidity test	85 °C, 85 %RH, 500 hours	45	Pass
High temperature storage test	150 °C, 1000 hours	45	Pass
Unbiased highly accelerated stress test	130 °C, 85 %RH, 336 hours	45	Pass
Preconditioning: MSL 3	260 °C reflow 3 times, after 30 °C, 60 %RH, 192 hours	225	-

表5 コンポーネントレベルテストの試験条件と結果 Table 5. Component level test conditions and results.

ール 135 個分測定し, 問題なく導通していることを確認 した.

- コンポーネントレベルテスト

この評価基板において,コンポーネントレベルで行っ た信頼性試験の条件と結果を表 5 に示す.回路抵抗評価 試験の際と同様に吸湿リフローレベル 3 の試験を前処理 として行っている.7 種類の試験の前後で,すべてのモジ ュールにおいて変色,層間の膨れや剥がれなどの外観変 化は見られず,IC内部を通る経路の抵抗も正常値を示すこ とが確認できた.

- ボードレベルテスト

次にボードレベルでの信頼性を評価するためモジュー ルを評価ボードに実装し,表6に示す試験を行う前後で ファンクションテストを行った.各信頼性試験前後での ファンクションテストの方法を以下に示す.

1. EEPROMのすべてのアドレスへの書き込み

2. EEPROMに書き込んだ値の読み込み,およびベリファイ

3. 別の値をすべてのアドレスへ書き込み

4. 再度, 読み込みとベリファイ

すべての試験前後でEERPOMの動作は正常であり、 WABE基板に内蔵されたICが良好に機能してることが確 認された.

8. む す び

本論文では一括積層埋込技術を用いた部品内蔵基板 WABE Package®をさらに進化させた2 チップスタック WABEパッケージを紹介した. 試作した基板は2 個の ICを重ねて内蔵しているにもかかわらず 0.4-0.45 mmの

表6 ボードレベルテストの試験条件と結果 Table 6. Board level test conditions and results.

Test item	Condition	n	Result
Tomporature evals test	$-40 \ ^{\circ}C \iff 85 \ ^{\circ}C$,	16	Desced
Temperature cycle test	3 cycles/hour, 1000 cycles		rasseu
Temperature humidity	85 °C, 85 %RH, 2.60 V _{DC} ,	19	Decod
bias test	500 hours	14	rasseu
High temperature	85 °C, 2.60 V _{DC} ,	19	Passed
operating test	500 hours	14	
Deconditioning MSL 2	260 °C reflow 3 times,after	10	
rreconditioning: MSL 5	30 ℃, 60 %RH, 192 hours	40	

薄さを有し,実装の低背化に適した技術であることを示 した.また,これらの評価基板を用いた接続信頼性試験 およびコンポーネントレベル,ボードレベルテストの結 果から、2 チップスタックWABEが部品内蔵基板として 十分な信頼性と性能を有していることを検証した.チッ プスタックWABE技術は将来の電子機器の小型・高機能 化を推進する高密度実装技術として大いに貢献していく ものと期待される.

参考文献

- K. Munakata, N. Ueta, M. Okamoto, K. Onodera, K. Itoi, S. Okude, O. Nakao and T. G. Tessier: "Reliability of multilayer wiring board embedded with two dies in stacked configuration," 47th International Symposium on Microelectronics, 2014, USA.
- K. Munakata, N. Ueta, M. Okamoto, K. Onodera, K. Itoi, S. Okude, O. Nakao, Jon A. and Ted G. T.: "Polyimide PCB embedded with two dies in stacked configuration," International Wafer-Level Packaging Conference (IWLPC), 2013, USA.
- M. Okamoto, S. Ito, S. Okude, T. Suzuki and O. Nakao: "Embedded IC polyimide multi-layer substrate," International Wafer-Level Packaging Conference (IWLPC), 2006, USA.
- Design and Assembly Process Implementation for Embedded Components, IPC-7092, pp.21, February 2015.
- Preconditioning of Nonhermetic Surface Mount Devices Prior to Reliability Testing, JESD22-A113F, October 2008
- 「部品内蔵電子回路基板(部品内蔵基板)用語・信頼性 試験法・設計ガイド」JPCA-EB01 (2011), 2011