表面実装用極薄型WLP

電子デバイス研究所 石塚 健1・井上俊明1・鈴木孝直2

Ultra-thin Type Wafer Level Package (WLP) for Low-height Surface Mounting

T. Ishizuka, T. Inoue, and T. Suzuki

外部端子としてはんだバンプを設けた構造で総厚さ 200 µm Max という業界最薄の表面実 装用ウエハレベルパッケージ(WLP)を開発した.この極薄型 WLPは,0402 サイズの表面 実装部品と同じ高さで IC を実装することができ,電子機器や部品のさらなる小型化・薄型化 を可能にする.本稿では,極薄型 WLPの作製方法とその実装信頼性の評価結果を報告する.

We have developed ultra-thin type Wafer Level Package (WLP) for low-height surface mounting. Maximum thickness of this WLP is 200 μ m with solder bumps. Ultra-thin WLP technology enables us to mount ICs on PWB with the same height as micropassive components of 0402 type, with the aim of further miniaturization and reduction in the thickness of electronic devices and modules. In this paper, we report on manufacturing methods and the board-level reliability test results of ultra-thin type WLP.

1.ま え が き

最小の半導体パッケージ形成技術である WLP¹⁾ に対 して,薄型化の要求が高まっている.これは電子機器の 小型化・薄型化の要求に加え,機能モジュール(MCP, SiP)やIC内蔵基板²⁾へのWLPの応用が進みつつある ためであり,既に総厚さ400 µm MaxのWLPが表面 実装用や基板内蔵用として実用化されている.また,薄 型化することが素子の重量削減や実装信頼性向上に寄与 し,落下衝撃や温度サイクル試験に対しても良好な結果 をもたらすと期待されている.

当社の極薄型 WLP の開発ロードマップを図1に示す. 基板内蔵用や IC タグ用の WLP ははんだバンプを必ず しも必要とせず,このような WLP では総厚さ100 µm Max 以下を既に達成しており,顧客への提供を開始し ている.

一方,はんだバンプを必要とする表面実装用のWLP は,現在,総厚さ400 µm Maxの製品を量産している. 本開発では,今後,表面実装の主流になると考えられる 0402 サイズの表面実装部品と同じ高さで基板実装でき るよう,はんだバンプを含めた総厚さが200 µm Max の表面実装用極薄型 WLPを開発した.

2.表面実装用極薄型 WLP の作製

図2に当社で作製しているWLPの断面構造の模式図 を示す.WLPはICを保護するための樹脂層,外部の 回路と接続するためのはんだバンプ,ICとはんだバン プを接続するための再配線からなり,これらはすべてウ エハの状態で一括して形成される.このため,薄型化す る加工も,生産性を考慮してウエハの状態で行うことが 望ましい.薄型化するためには,電気的な性能および信 頼性に影響の少ない部分を薄くする,つまり回路を形成 していないウエハ裏面の不要なシリコン部分を除去する 方法が用いられる.ウエハの状態でシリコンの不要部分 を除去する方法には,ウェットエッチング,ドライエッ チング,機械加工などがあり,スタックチップなど一部 で実用化されている薄型ICの加工には,厚さの面内均 一性と生産性に優れた機械加工による裏面研削(BG: Back Grind)技術が採用されている.

薄型化したウエハは破損しやすいため,WLPの形成 はできるだけ BG 加工前に行っておくことが望ましい. そこで,極薄型 WLP の BG 加工は,はんだバンプを形 成した後におこなうことにした.

BG 加工の際は表面の回路を保護するために保護テー プを用いる.はんだバンプがあるWLPの場合は,はん だバンプによる表面の凹凸を保護テープで吸収しなけれ

¹ マイクロデバイス開発部

² シリコン技術開発部グループ長

í	省略語・専門用語リスト				
	省略語・専門用語	正式表記	説明		
	WLP	Wafer Level Package	半導体のウエハの状態で樹脂封止と端子形成を行う半導体 のパッケージング方法.IC 製品を半導体チップ程度に小型 化できる.		
	PW B	Printed Wiring Board	配線が行われている電子基板.		
	МСР	Multi-chip Package	複数の IC チップを 1 つのパッケージに収納したもの.		
	SiP	System in Package	複数の IC チップを1つのパッケージに収納して1つのシ ステムのように機能させるようにしたもの.		
	ΤSV	Through-Silicon Via	シリコン基板に形成した微小な貫通穴に IC チップへの配 線機能をもたせたもの.		
	IC タグ		物体の識別に利用される微小な無線 IC チップ.		
	0402 サイズ		サイズ実装寸法が 0.4mm × 0.2mm のサイズであること .		
	スタックチップ		IC チップを積層したもの .		
	デージーチェーン		数珠繋ぎにつないでいく配線方法.		
	エリアアレイ		端子等が格子状に配置されている様.		







図 2 WLPの断面構造の模式図 Fig. 2. Schematic diagram of cross section structure of WLP.



図3 極薄型 WLPの側面写真 Fig. 3. Side image of the ultra thin type WLP.



図5 シリコン厚さに対するチップの反り量の依存性 Fig. 5. Dependence of warpage on chip thickness.

ばならない.そのためには保護テープは粘着層が柔軟で, かつ適度な粘着力をもつことが望ましい.本開発では, 粘着層として適度な弾性率と粘着力を持つ材料を採用した.BG加工後のウエハには自重および表面の材料の応 力で反りが発生することから,保護テープの基材には剛 直な材料を選択した.

図3に,今回開発した極薄型WLPの側面写真を示す. はんだバンプを形成したウエハを,シリコン厚さが50 μ m になるまで研削して,総厚さ 200 μm MAX を実 現している.BG によるウエハの薄型化ではマイクロク ラックの発生や結晶欠陥の増加などにより IC の電気的 特性に影響を及ぼす可能性があるが,シリコン厚さ 50 μ m までは問題が無いことを確認した.

3. 極薄型 WLP の評価

3.1 基板実装の評価

WLP はシリコンを薄くするほど反りが大きくなる. 反りが大きいと,WLP を基板実装したときにはんだバ ンプと基板接続パッドとの間に隙間が空いて,接続不良 を起こす可能性がある.そこで,シリコンを薄くしたと きにチップの反りに影響を及ぼす因子を明らかにすると ともに,WLP のシリコン厚さと反り量の関係を調査し た.さらに,WLP の反り量の温度依存性を評価した. WLP の反り量は光学的手段を用いて測定した. 図4に極薄型WLPおよび樹脂層のみ形成したチップ のチップサイズと反り量の関係を示す.チップはシリコ ン厚さ50µmの正方形とし,一辺の長さを横軸とした. WLPの樹脂層にはポリイミド(PI)などの硬化収縮を 起こす材料を用いており,これがウエハに対する引張り 応力を持つ.そこで両者を比較したところ反り量に大き な違いがなかった.このことから,WLPの反りはほと んどが樹脂層の影響であることがわかった.そのため, 反りを減らすためには寸法変化が小さい樹脂を選定する 必要がある.

図 5 は WLP のシリコン厚さと反り量の関係を示した ものである.WLP はシリコンが薄くなるにつれて,反



図 6 昇温時および降温時におけるチップの反り量の変化 Fig. 6. Change in warpage of chip while heating and cooling.



図7 基板実装した極薄型 WLP の断面写真 Fig. 7. Cross section image of the ultra-thin type WLP mounted on PWB.

表 実装信頼性評価用チップの仕様 Table. Specification of chip for board level reliability test.

チップサイズ	4.0 mm				
バンプ数	8 × 8 = 64				
パンプピッチ	0.50 mm pitch				
パッド径	280 µ m				
シリコン厚さ	50 µm	150 µm	250 µm	350 µm	
総厚さMAX	200 µm	300 µm	400 µm	500 µm	



図8 温度サイクル試験結果 Fig. 8. Results of temperature cycling test.

り量が急激に大きくなることがわかった.薄膜が形成された基板の反り量は,理論的に式(1)で与えられる³⁾.

$$=\frac{3}{4} \cdot \frac{(1-)}{E} \cdot \frac{r^2 t}{d^2} \cdot \cdot \cdot \cdot \cdot \cdot (1)$$

- : 基板の反り量(m)
- :膜応力(Pa)
- *E*:ヤング率(Pa)
 - :ポアソン比
- *r*:チップサイズ(m)
- *t*:薄膜の厚さ(m)
- *d*:基板の厚さ(m)

ここでは,薄膜を樹脂層,基板をシリコンとして考え る.式(1)によれば,WLPの反り量はシリコン厚さの 二乗に反比例する.実際,実測値と式(1)を用いたフィッ ティングカーブはよく一致した.この結果から,WLP がどの程度反るのかを,式(1)を用いて算出できること がわかった.

次に,温度とWLPの反り量の関係を図6に示す.

WLPの反り量は温度の上昇に対して単調減少であり, 変曲点はみられなかった.また,鉛フリーはんだ(Sn-3Ag-0.5Cu)の融点である220 付近では,反り量は室 温のおよそ半分まで減少した.このことから,基板上に WLPを正常にマウントできれば,リフロの際にWLP と基板との接続不良が発生する可能性は低いと推測され る.

そこで, チップサイズ4 mm x 4 mm, 総厚さ200 μm MAXのWLPを基板実装した.図7はその断面写真で ある.WLPは室温で約25 μm反っていたが, チップ マウンタとリフロ装置を用いて問題なく実装することが できた.また,実装後のWLPは約13 μm反っており, 鉛フリーはんだの融点温度近傍での反り量が維持されて いることがわかった.

3.2 実装信頼性

極薄型 WLP の実装信頼性を評価するため,温度サ イクル試験を実施した.比較のため,総厚さ200 µm MAX の極薄型 WLP に加え,バンプ高さは変えずシリ コンを厚くすることで,総厚さを増やした WLP につい ても評価を行った.表に試験に用いた評価用 WLP の仕 様を示す. 実装基板には厚さ 0.7 mm の FR-4 基板を用いた. 配 線はチップ - 基板間をデイジーチェーンで直列に接続さ れており,電気抵抗を連続的に測定することで故障を検 出できるようにした. 試験は - 25 /10分 125 /10分を1サイクルとし,デイジーチェーンの電気抵抗 値が10%上昇した時点で故障と判定した.

図8に試験結果を示す.この結果から,総厚さ200 µm の極薄型 WLPは,総厚さがより厚いWLPに比べて信 頼性が向上していることがわかった.

WLP のようなエリアアレイ型のフリップチップ実装 形態における主な故障モードは,チップ - 基板間の熱膨 張差から生じる応力ではんだバンプにクラックが生じた ことによる導通不良である.しかし,極薄型 WLP はシ リコン部分が薄いため,温度変化に伴う基板の変形に追 従してシリコンが湾曲することによって,はんだバンプ に加わる応力が緩和され,実装信頼性が向上したと考え られる.

4.む す び

はんだバンプを有する構造で,業界最薄の極薄型 WLPを開発した.WLPを薄型化する方法として,はん だバンプ形成後にBG加工を行う工法を選定した.WLP 表面の大きな凹凸を吸収できる表面保護テープを用い て BG 加工を行うことで,シリコン厚さ 50 μmの薄型 化を達成した.シリコンを薄くするほど樹脂層の引張応 力によるチップの反りは大きくなる.本開発の WLP の 場合,鉛フリーはんだ融点温度付近での反りは室温時 の約半分となり,チップサイズ4 mm × 4 mm,総厚さ 200 μmの極薄型 WLP を問題なく実装することができ た.基板実装後の WLP に対して温度サイクル試験を実 施し,極薄型 WLP は総厚さがより厚い WLP に比べて 実装信頼性が向上することがわかった.これは,極薄型 WLP のシリコン部分が湾曲し,はんだバンプに加わる 応力が緩和されたためであると考えられる.

本開発品は,基板内蔵技術,センサやSiP,TSVな どと融合し,今後の電子機器や部品の小型化・薄型化に よりいっそう寄与できるものと考えている.

参考文献

- 1) 升本ほか:「ウエハレベル CSP」, フジクラ技報,第 99 号, pp.77-80,2000
- 2) 岡本ほか:「IC 内蔵基板」, フジクラ技報,第111号, pp.54-58,2006
- 3) 島田ほか:磁性材料物性・工学的特性と測定法,講談社 サイエンティフィク, p.108